BUNDESREPUBLIK DEUTSCHLAND

10/535368



REC'D 2 0 NOV 2003 WIPO PCT

Prioritätsbescheinigung über die Einreichung einer Patentanmeldung

PRIORITY DOCUMENT

SUBMITTED OR TRANSMITTED IN

COMPLIANCE WITH RULE 17.1(a) OR (b)

Aktenzeichen:

102 54 325.9

Anmeldetag:

21. November 2002

Anmelder/Inhaber:

Philips Intellectual Property & Standards GmbH,

Hamburg/DE

(vormals: Philips Corporate Intellectual Property

GmbH)


Bezeichnung:

Elektronisches Speicherbauteil

IPC:

G 06 F, G 06 K, H 01 L

Die angehefteten Stücke sind eine richtige und genaue Wiedergabe der ursprünglichen Unterlagen dieser Patentanmeldung.



München, den 23. September 2003 **Deutsches Patent- und Markenamt** Der Präsident

Im Auftrag

BEST AVAILABLE COPY

Brosid

ZUSAMMENFASSUNG



Elektronisches Speicherbauteil

Um ein elektronisches Speicherbauteil (100 bzw. 100'), aufweisend mindestens eine Speicherzellenmatrix (10), die in mindestens ein dotiertes Aufnahmesubstrat (20) eingebettet und/oder eingelassen ist, so weiterzubilden, dass ein in Form einer sogenannten Lichtattacke erfolgender Lichteinfall ohne Totzeiten unmittelbar detektiert bzw. sofort sensiert wird (= Beitrag zur Chipentwicklung), wird vorgeschlagen,

dass das Aufnahmesubstrat (20) zumindest partiell und/oder auf mindestens einer seiner von der Speicherzellenmatrix (10) abgewandten Flächen von mindestens einem zum Aufnahmesubstrat (20) entgegengesetzt dotierten Deck-/Schutzsubstrat (30) bedeckt und/oder umgeben ist und dass mindestens eines der Substrate (20 bzw. 30), zum Beispiel das Aufnahmesubstrat (20) und/oder insbesondere das Deck-/Schutzsubstrat (30), in Kontakt (12a oder 12b) bzw. in Verbindung (32) mit mindestens einer Schaltungsanordnung (24 bzw. 34) zum Detektieren von durch bei Lichteinfall generierten Ladungsträger bedingten Spannungen bzw. Strömen steht.

Fig. 2

15




Fig. 2

BESCHREIBUNG

Elektronisches Speicherbauteil

Die vorliegende Erfindung betrifft allgemein das technische Gebiet der elektronischen Bauteile, insbesondere der mikroelektronischen Bauteile.

Im speziellen betrifft die vorliegende Erfindung ein elektronisches Speicherbauteil, aufweisend mindestens eine Speicherzellenmatrix, die in mindestens ein dotiertes Aufnahmesubstrat eingebettet und/oder eingelassen ist.

O[nly] M[emory], E[lectrical] E[rasable] P[rogrammable] R[ead] O[nly] M[emory] oder Flash-Speicher, erlauben das I esen und/oder das Schreiben von digitalen Daten der Form "1" und "0", die häufig als geschriebener bzw. gelöschter Zustand (Bit) bezeichnet werden. Durch äußere Einflüsse, wie zum Beispiel durch Bestrahlen mit starken Lichtquellen (sogenannte Lichtattacken), kann es zu einem fehlerhaften Lesen dieser Daten kommen.

Diesem fehlerhaften Lesen der Daten kann zum Beispiel durch den Einsatz eines Fehlerkorrekturcodes entgegengewirkt werden, bei dem die Information redundant auf dem physikalischen Medium abgespeichert wird und ein Algorithmus beim Einlesen der Daten eben diese Daten auf Fehler hin untersucht.

Typischerweise werden Algorithmen verwendet, die in einem Speicherblock von zum Beispiel acht logischen Bits (, denen dann mehr als acht physikalische Bits entsprechen,) ein oder mehrere fehlerhafte Bits erkennen und/oder korrigieren können (bekannte Beispiele sind Hamming Codes).

Aus Effizienz- und Kostengründen wird im Falle des Fehlerkorrekturcodes der zur Fehlererkennung verwendete Algorithmus niemals alle prinzipiell möglichen Fehler erkennen können, sondern immer auf die Erkennung und eventuelle Korrektur von relativ wenigen Bits pro Speicherblock beschränkt sein. Dies reicht in sicherheitskritischen Anwendungen nicht immer aus, insbesondere dann nicht, wenn einige charakteristische Fehlermuster in den Bits sehr viel häufiger als andere Fehlermuster auftreten oder auch sich durch externe Manipulation gezielt herstellen lassen.

So muss zum Beispiel bei der Kodierung des Zählers für das auf einer Geldkarte eingetragene Geld immer darauf geachtet werden, dass der physikalisch stabile Zustand, das heißt der Zustand, in den der Datenspeicher durch physikalische Prozesse nach einer Vielzahl von Jahren könnte, einem leeren Kontostand entspricht, damit die Geldkarte nicht unbefügterweise mit mehr Geld aufgeladen werden kann.

10

25

, 30

Andere Möglichkeiten der Abwehr von Lichtattacken sind zum Beispiel ein doppelter Lesezugriff auf die Daten (sogenannter "read-verify mode"), bei dem die Ergebnisse miteinander verglichen werden, oder das Lesen der Daten mit abgeschalteten Wordlines vor oder nach dem eigentlichen Lesezugriff. Das Abschalten der Wordlines bewirkt, dass im fehlerfreien Betrieb immer ein und dasselbe Muster gelesen wird (sogenannter "read-known-answer mode"); Abweichungen hiervon sind dann ein Indiz für eine Attacke.

Jedoch können doppelte Lesezugriffe wie der "read-verify mode" oder der "read-knownanswer mode" immer nur Attacken erkennen, die genau im Moment des verifizierenden
Lesezugriffs stattfinden. Außerhalb dieses Zeitfensters sind solche Sensoren blind, denn
der Fehler tritt in der Regel nur transient beim Lesen auf; zudem verlängert sich bei
diesen Methoden der effektive Lesezugriff.

Schließlich gibt es auch noch dedizierte Lichtsensoren, die auf dem Speicherbaustein verteilt werden können. Zwar können derartige dedizierte Lichtsensoren Lichtattacken zu beliebigen Zeitpunkten detektieren, aber sie sind im Vergleich zum Speicherbaustein

klein und können daher keine vollständige Flächenabdeckung bieten. Wird hingegen die Anzahl dieser Sensoren vergrößert, dann vergrößert sich auch der Platzbedarf für den Speicherbaustein, was sich nachteilig auf die Produktionskosten desselben auswirkt.

All die vorgenannten potentiellen Sicherheitsrisiken bestehen zum Beispiel im Bereich der SmartCards.

Ausgehend von den vorstehend dargelegten Nachteilen und Unzulänglichkeiten (= aufwendige und komplizierte Fehlerkorrekturmechanismen; doppelte Lesezugriffe; lokal begrenzte Lichtsensoren) liegt der vorliegenden Erfindung die Aufgabe zugrunde, ein elektronisches Speicherbauteil der eingangs genannten Art so weiterzubilden, dass ein in Form einer sogenannten Lichtattacke erfolgender Lichteinfall ohne Totzeiten unmittelbar detektiert bzw. sofort sensiert wird (= Beitrag zur Chipentwicklung).

Diese Aufgabe wird durch ein elektronisches Speicherbauteil mit den im Anspruch 1 angegebenen Merkmalen gelöst. Vorteilhafte Ausgestaltungen und zweckmäßige Weiterbildungen der vorliegenden Erfindung sind in den Unteransprüchen gekennzeichnet.

Gemäß der Lehre der vorliegenden Erfindung wird mithin ein völlig neuartiger Ansatz zu einem mikroelektronischen Speicherbaustein mit integralem großflächigem Lichtsensor ohne Totzeiten offenbart.

Die Speicherzellen in elektronischen Speicherbausteinen auf Halbleiterbasis sind zweckmäßigerweise in regelmäßigen Matrizen angeordnet. Insbesondere bei nichtflüchtigen

Speichern wird eine hohe Spannung zum Programmieren oder zum Löschen benötigt.

Um die maximal zu handhabende Spannung so gering wie möglich zu halten, wird die

Programmierspannung in bevorzugter Weise in einen positiven Anteil und in einen
negativen Anteil aufgeteilt. Dies führt dazu, dass das Substrat, in dem die Speicherzellen
gebildet werden, auch an ein negatives Potential angeschlossen werden kann.

Um das zu ermöglichen, ist dieses Substrat, das etwa p-dotiert sein und/oder zum Beispiel als H[ighVoltage]PW[ell]-Wanne bezeichnet werden kann, gemäß einer erfinderischen Weiterbildung des vorliegenden mikroelektronischen Speicherbausteins von einer entgegengesetzt dotierten B[uried]NW[ell]-Wanne unten und/oder seitlich eingeschlossen, die zum Beispiel n-dotiert sein kann. Während einer Lichtattacke werden nun Ladungsträger im Halbleiter generiert, die sich als zusätzliche Ströme unter anderem in den Kontakten zu diesen Wannen bemerkbar machen.

Diese Ströme können mittels mindestens einer vorzugsweise als Komparatorschaltung 10 ausgebildeten Schaltungsanordnung gemessen werden, um bei Überschreiten gewisser Grenz- oder Schwellwerte der (Photo-)spannung bzw. des Photostroms dann zum Bei-. spiel den Zugriff auf den Speicherbaustein zu verwehren und/oder um ein geeignetes Alarmsignal an die kontrollierende C[entral]P[rocessing]U[nit] zu senden. Sinn und Zweck der Schaltungsanordnung, die erfindungsgemäß mit mindestens einem der Substrate,

- zum Beispiel mit der als Aufnahmesubstrat ausgebildeten H[ighVoltage]PW[ell]-Wanne und/oder
- vorzugsweise mit der als Deck-/Schutzsubstrat ausgebildeten B[uried]NW[ell]-Wanne
- in Kontakt bzw. in Verbindung steht, ist es also, die durch bei Lichteinfall generierten Ladungsträger bedingten Spannungen bzw. Ströme zu detektieren.

Im Gegensatz zu anderen Schaltungsteilen in der Matrix, bei denen aufgrund von normalen Lesevorgängen Ströme fließen können, ist das Potential an der vergrabenen n-Wanne im Lesemode statisch. Daher können mit der vorliegenden Erfindung in besonders bevor-25 zugter Weise auch kleine, durch Licht induzierte Ströme ständig eindeutig detektiert werden.

Ein Lichtsensor, der induzierte Ströme in einer zweckmäßigerweise großflächigen Wanne der Speicherzellenmatrix misst, hat den Vorteil, nicht nur den größten Teil des Speicherbausteins abzudecken, sondern gleichzeitig auch noch ständig aktiv zu sein, das heißt es gibt dort keine Totzeiten, in denen eine Lichtattacke unentdeckt vonstatten gehen könnte. Zudem vergrößert sich der Platzbedarf für den Speicherbaustein nur unwesentlich, denn die Wannen sind ohnehin schon vorhanden, und es muss nur Platz vorgehalten werden, um zum Beispiel einen Stromkomparator sowie die dazugehörige Logik unterzubringen.

Die vorliegende Erfindung betrifft schließlich die Verwendung eines elektronischen Speicherbauteils gemäß der vorstehend dargelegten Art zum insbesondere kontinuierlichen Detektieren und/oder zum insbesondere permanenten Sensieren von Lichteinfall, insbesondere in Form mindestens einer Lichtattacke, zum Beispiel auf mindestens eine SmartCard.

Wie bereits vorstehend erörtert, gibt es verschiedene Möglichkeiten, die Lehre der vorliegenden Erfindung in vorteilhafter Weise auszugestalten und weiterzubilden. Hierzu wird einerseits auf die dem Anspruch 1 nachgeordneten Ansprüche verwiesen, andererseits werden weitere Ausgestaltungen, Merkmale und Vorteile der vorliegenden Erfindung nachstehend anhand zweier durch die Figuren 1 und 2 veranschaulichter Ausführungsbeispiele näher erläutert.

Es zeigt:

20

- Fig. 1 in schematischer, aus Gründen der Übersichtlichkeit sowie der Erkennbarkeit der einzelnen Ausgestaltungen, Elemente oder Merkmale nicht maßstabsgerechter Querschnittsdarstellung ein erstes Ausführungsbeispiel für ein mikroelektronisches Speicherbauteil gemäß der vorliegenden Erfindung; und
- Fig. 2 in schematischer, aus Gründen der Übersichtlichkeit sowie der Erkennbarkeit der einzelnen Ausgestaltungen, Elemente oder Merkmale nicht maßstabsgerechter Querschnittsdarstellung ein zweites Ausführungsbeispiel für ein mikroelektronisches Speicherbauteil gemäß der vorliegenden Erfindung.

Gleiche oder ähnliche Ausgestaltungen, Elemente oder Merkmale sind in den Figuren 1 und 2 mit identischen Bezugszeichen versehen.

Beim anhand Figur 1 veranschaulichten ersten Ausführungsbeispiel eines mikroelektronischen Speicherbausteins 100 auf Halbleiterbasis sowie beim anhand Figur 2 veranschaulichten zweiten Ausführungsbeispiel eines mikroelektronischen Speicherbausteins 100' auf Halbleiterbasis handelt es sich jeweils um einen Flash-Speicherbaustein mit in ein p-dotiertes Aufnahmesubstrat 20 in Form einer H[ighVoltage]PW[ell]-Wanne eingebetteter, das heißt eingelassener Speicherzelle(nmatrix) 10 gemäß der vorliegenden Erfindung.

Dieser Speicherzelle(nmatrix) 10 sind zwei außenliegende Quellen (= Sources) 12a, 12b, eine zentrale Bitline 14, eine wischen Bitline 14 und erster Quelle 12a bzw. zweiter Quelle 12b angeordnete Wordline 16 sowie ein zwischen Bitline 14 und Wordline liegender Control Gate 18 zugeordnet.

15

Beim gezeigten Speicherbaustein 100 (vgl. Figur 1) bzw. 100' (vgl. Figur 2) wird eine hohe Spannung zum Programmieren oder zum Löschen benötigt. Um in diesem Zusammenhang die maximal zu handhabende Spannung so gering wie möglich zu halten, wird die Programmierspannung in einen positiven Anteil und in einen negativen Anteil aufgeteilt. Dies führt dazu, dass das p-dotierte Aufnahmesubstrat 20, in dem die Speicherzellen 10 gebildet werden, auch an ein negatives Potential angeschlossen werden kann.

Um dies zu ermöglichen, ist das p-dotierte Aufnahmesubstrat 20, das in Figur 1 sowie in Figur 2 jeweils als H[ighVoltage]PW[ell]-Wanne dargestellt ist, von einer entgegengesetzt dotierten B[uried]NW[ell]-Wanne (= n-dotiertes Deck-/Schutzsubstrat 30, das in einem darunter liegenden p-dotierten Trägersubstrat 40 (Wafer) vergraben ist und die Speicherzelle(nmatrix) 10 vor Bestrahlen mit starken Lichtquellen, das heißt vor sogenannten Lichtattacken) schützt auf seinen von den Speicherzellen 10 abgewandten Flächen, das heißt unten und seitlich bedeckt und damit eingeschlossen.

Während einer Lichtattacke werden Ladungsträger im Halbleiter generiert, die sich als zusätzliche Ströme unter anderem in den Kontakten zu diesen beiden Wannen, das heißt in den Kontakten 12a, 12b zum Aufnahmesubstrat 20 und in der Verbindung 32 zum Deck-/Schutzsubstrat 30 bemerkbar machen.

5

10

15

20

Diese Ströme werden beim ersten Ausführungsbeispiel des mikroelektronischen Speicherbausteins 100 gemäß Figur 1 mittels einer mit dem Aufnahmesubstrat 20 über den als außenliegende Quelle (= Source) ausgebildeten elektrischen Kontakt 12a in Verbindung stehenden Komparatorschaltung 24 ohne Totzeiten gemessen, um bei Überschreiten gewisser Schwellwerte (= zum Beispiel in bezug auf den entstehenden Photostrom gesetzter Referenzstrom) dann den Zugriff auf den Speicherbaustein 100 zu verwehren und/oder um ein geeignetes Alarmsignal an eine kontrollierende C[entral] P[rocessing] U[nit] zu senden, Alternativ c der in Ergänzung zum elektrischen Kontakt 12a ist auch eine Anbindung der Komparatorschaltung 24 an das Aufnahmesubstrat 20 über den als außenliegende Quelle (= Source) ausgebildeten elektrischen Kontakt 12b möglich.

Beim zweiten Ausführungsbeispiel des mikroelektronischen Speicherbausteins 100' gemäß Figur 2 werden die infolge einer Lichtattacke generierten zusätzlichen Ströme mittels einer mit dem Deck-/Schutzsubstrat 30 über einen elektrischen Kontakt 32 in Verbindung stehenden Komparatorschaltung 34 ohne Totzeiten gemessen, um bei Überschreiten gewisser Schwellwerte (= zum Beispiel in bezug auf den entstehenden Photostrom gesetzter Referenzstrom) dann den Zugriff auf den Speicherbaustein 100' zu verwehren und/oder um ein geeignetes Alarmsignal an eine kontrollierende C[entral] P[rocessing]U[nit] zu senden.

Im Gegensatz zu anderen Schaltungsteilen in der Matrix 10, bei denen aufgrund von normalen Lesevorgängen Ströme fließen können, ist das Potential an der vergrabenen n-dotierten B[uried]NW[ell]-Wanne 30 im Lesemodus statisch. Daher erscheint das zweite Ausführungsbeispiel gemäß Figur 2 gegenüber dem ersten Ausführungsbeispiel gemäß

Figur 1 insofern bevorzugt, als vor allem mit dem zweiten Ausführungsbeispiel gemäß Figur 2 auch kleine, durch Licht induzierte Ströme zu beliebigen Zeitpunkten und ständig eindeutig detektiert werden können.

- Der vorliegende integrale Lichtsensor, der induzierte Ströme in der großflächigen pdotierten H[ighVoltage]PW[ell]-Wanne 20 (= erstes Ausführungsbeispiel gemäß Figur
 1) der Speicherzellenmatrix 10 oder in der großflächigen n-dotierten B[uried]NW[ell]Wanne 30 (= zweites Ausführungsbeispiel gemäß Figur 2) der Speicherzellenmatrix 10
 misst und insbesondere bei starkem Lichteinfluss, das heißt bei einer heftigen
 Lichtattacke sofort "anspringt", hat den Vorteil, nicht nur den größten Teil des
 Speicherbausteins 100 bzw. 100' abzudecken, sondern gleichzeitig auch noch ständig
 aktiv zu sein, das heißt es gibt dort keine Totzeiten, in denen eine Lichtattacke
 unentdeckt vonstatten gehen könnte.
- Zudem vergrößert sich der Platzbedarf für den Speicherbaustein 100 bzw. 100' nur unwesentlich, denn die Wannen 20, 30 sind ohnehin schon vorhanden, und es muss nur Platz vorgehalten werden, um zum Beispiel den Stromkomparator 24 (= erstes Ausführungsbeispiel gemäß Figur 1) bzw. 34 (= zweites Ausführungsbeispiel gemäß Figur 2) und die jeweils dazugehörige Logik unterzubringen.

BEZUGSZEICHENLISTE

	100	elektronisches Speicherbauteil, insbesondere mikroelektronisches Speicherbauteil
		(erstes Ausführungsbeispiel)
5	·100'	elektronisches Speicherbauteil, insbesondere mikroelektronisches Speicherbauteil
	•	(zweites Ausführungsbeispiel)
	10	Speicherzellenmatrix
	12a	erste Quelle oder erste Source, insbesondere als Kontakt zwischen
		Aufnahmesubstrat 20 und Schaltungsanordnung 24 ausgebildet
0	12b	zweite Quelle oder zweite Source
	14	Bitline
	16	Wordline
	18	Control Gate
	20	Aufnahmesubstrat, insbesondere H[ighVoltage]PW[ell]-Wanne
l5 _. ·	24	dem Aufnahmesubstrat 20 zugeordnete Schaltungsanordnung, insbesondere
		Komparatorschaltung
	30	Deck-/Schutzsubstrat, insbesondere B[uried]NW[ell]-Wanne
	32	Verbindung, insbesondere zwischen Deck-/Schutzsubstrat 30 und
		Schaltungsanordnung 34
20	34	dem Deck-/Schutzsubstrat 30 zugeordnete Schaltungsanordnung, insbesondere
.·		Komparatorschaltung
	40	Trägersuhstrat

<u>PATENTANSPRÜCHE</u>

1. Elektronisches Speicherbauteil (100 bzw. 100'), aufweisend mindestens eine Speicherzellenmatrix (10), die in mindestens ein dotiertes Aufnahmesubstrat (20) eingebettet und/oder eingelassen ist,

5 dadurch gekennzeichnet,

- dass das Aufnahmesubstrat (20) zumindest partiell und/oder auf mindestens einer seiner von der Speicherzellenmatrix (10) abgewandten Flächen von mindestens einem zum Aufnahmesubstrat (20) entgegengesetzt dotierten Deck-/Schutzsubstrat (30) bedeckt und/oder umgeben ist und
- dass mindestens eines der Substrate (20 bzw. 30), zum Beispiel das Aufnahmesubstrat (20) und/oder insbesondere das Deck-/Schutzsubstrat (30), in Kontakt (12a oder 12b) bzw. in Verbindung (32) mit mindestens einer Schaltungsanordnung (24 bzw. 34) zum Detektieren von durch bei Lichteinfall generierten Ladungsträger bedingten Spannungen bzw. Strömen steht.

Speicherbauteil gemäß Anspruch 1,
 dadurch gekennzeichnet,
 dass die Schaltungsanordnung (24 bzw. 34) als mindester

dass die Schaltungsanordnung (24 bzw. 34) als mindestens eine Komparatorschaltung ausgebildet ist.

Speicherbauteil gemäß Anspruch 1 oder 2,
 dadurch gekennzeichnet,
 dass bei Überschreiten einer bestimmten Grenzspannung bzw. eines bestimmten

Grenzstroms in der Schaltungsanordnung (24 bzw. 34)

der Zugriff auf das Speicherbauteil (100 bzw. 100') verwehrbar und/oder
 mindestens ein Alarmsignal an mindestens eine kontrollierende C[entral]
 P[rocessing]U[nit] emittierbar

ist.

20

4. Speicherbauteil gemäß mindestens einem der Ansprüche 1 bis 3,
 dadurch gekennzeichnet,
 dass das Deck-/Schutzsubstrat (30) das Aufnahmesubstrat (20) wannenförmig umgibt.

- 5. Speicherbauteil gemäß mindestens einem der Ansprüche 1 bis 4,
- dass das Deck-/Schutzsubstrat (30) mindestens einem Trägersubstrat (40) zugeordnet ist.
 - 6. Speicherbauteil gemäß Anspruch 5,dadurch gekennzeichnet,dass das Deck-/Schutzsubstrat (30) im Trägersubstrat (40) vergraben ist.
 - 7. Speicherbauteil gemäß mindestens einem der Ansprüche 1 bis 6, dadurch gekennzeichnet.
- 25 dass das Aufnahmesubstrat (20) p-dotiert ist,
 - dass das Deck-/Schutzsubstrat (30) n-dotiert ist und/oder
 - dass das Trägersubstrat (40) p-dotiert ist.

8. Speicherbauteil gemäß mindestens einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass der Speicherzellenmatrix (10)


- mindestens eine insbesondere als Kontakt ausgebildete Quelle oder Source (12a, 12b),
- mindestens eine Bitline (14),
- mindestens eine Wordline (16) und
- mindestens ein Control Gate (18)
 zugeordnet ist.
- 9. Speicherbauteil gemäß mindestens einem der Ansprüche 1 bis 8,

 dadurch gekennzeichnet,

 dass das Speicherbauteil (100 bzw. 100') als E[rasable] P[rogrammable] R[ead] O[nly]

 M[emory], als E[lectrical] E[rasable] P[rogrammable] R[ead] O[nly] M[emory] oder als

 Flash-Speicher ausgebildet ist.
- 10. Verwendung eines elektronischen Speicherbauteils (100 bzw. 100') gemäß mindestens einem der Ansprüche 1 bis 9 zum insbesondere kontinuierlichen Detektieren und/oder zum insbesondere permanenten Sensieren von Lichteinfall, insbesondere in Form mindestens einer Lichtattacke, zum Beispiel auf mindestens eine SmartCard.






Fig. 2

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

□ OTHER: _____

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.